
Interruzioni e Protezione

Corso di Calcolatori Elettronici I

Dipartimento di Informatica e Sistemistica
Università degli Studi di Napoli “Federico II”



Roadmap

- Inquadramento del problema
- Fasi
- Latenza
- Gestione delle priorità
- Identificazione di dispositivi




Le Interruzioni

Nello I/O Controllato da programma il processore passa tutto il tempo ad aspettare una periferica (tipicamente più lenta).

Una interruzione è un segnale mandato direttamente dalla periferica al processore per interromperne l'esecuzione e lanciare l'esecuzione di un programma differente.




Il ciclo del processore semplificato



- Se il ciclo del processore fosse effettivamente quello mostrato in figura, sorgerebbero alcuni problemi, come per esempio:
 - » un'applicazione "prepotente" potrebbe impadronirsi della risorsa processore senza mai lasciarla
 - » non ci sarebbe modo di rimuovere forzatamente un'applicazione che entri per errore in un ciclo infinito
 - » il sistema operativo, in generale, avrebbe un controllo limitato sul sistema



Il ciclo del processore esteso al meccanismo delle interruzioni



- La soluzione comunemente adottata consiste nel permettere al “supervisore” di prendere il controllo del processore al termine di ciascun ciclo
- Questo avviene esclusivamente nel caso in cui si verifichino eventi “eccezionali”, di solito *asincroni* con l'esecuzione del programma correntemente in corso
- In assenza di tali eventi l'elaborazione procede nella maniera consueta



Eventi Eccezionali

- Reset
 - » Riporta la macchina in uno stato iniziale noto
 - » È generato da condizioni d'errore non recuperabili
- Traps
 - » Forniscono un meccanismo controllato ed efficiente di passaggio allo stato supervisore
 - » Sono eventi sincroni (rispetto all'elaborazione)
- Interrupts
 - » Permettono di gestire richieste di “attenzione” da parte di dispositivi (tipicamente di I/O)
 - » Sono eventi asincroni (rispetto all'elaborazione)



Elementi Fondamentali

- Segnale di Interrupt (INT)
 - » Segnale di interruzione per il processore
- Segnale di Ack
 - » Segnale di riscontro dell'interruzione
- ISR (Procedura di Servizio degli Interrupt)
 - » Procedura lanciata quando giunge l'interrupt



La fase INTERRUPT (1/2)

INTERRUPT

- La fase di INTERRUPT viene eseguita nel caso in cui il segnale INT è asserito
- Questo evento è sintomatico del fatto che alcuni eventi sono “pendenti” e devono essere “serviti”
- Gli eventi possono essere di natura diversa e possono essere generati da diverse cause
- L'interruzione rappresenta il “servizio” che provvede a gestire questi eventi



La fase INTERRUPT (2/2)

INTERRUPT

- Durante questa fase del ciclo del processore, comunque, non viene eseguito un programma
- Per eseguire un programma (*software*), infatti, sarebbe necessario trovarsi all'interno del ciclo principale e muoversi tra le fasi di *fetch* ed *execute*
- Ciò che avviene nella fase di *interrupt* consiste invece in una serie di meccanismi *hardware* che “preparano” il processore a gestire l'interruzione



Sequenza di eventi durante un Interrupt (dall'esterno)

- Il Dispositivo genera il segnale;
- il Processore interrompe il programma in esecuzione;
- il Dispositivo viene informato che l'interrupt è stato ricevuto (ack);
- viene eseguita la procedura (ISR);
- si ripristina il Programma originale.



Sequenza di eventi durante un Interrupt (dall'interno)

- Esecuzione normale
- Servizio dell'interruzione
 - » Salvataggio del contesto (hardware)
 - » Identificazione del device
 - » Salto all'entry point della Interrupt Service Routine (ISR)
 - » Salvataggio del contesto (software)
 - » Servizio dell'interruzione
 - » Ripristino del contesto (software)
 - » Ripristino del contesto (hardware)
- Esecuzione normale



Il ripristino del programma

- Un' interruzione potrebbe eseguire un'elaborazione *B* completamente indipendente da quella *A* correntemente in corso sul processore, interrompendola
 - » La gestione delle interruzioni deve quindi anche provvedere a mettere *A* in condizioni di continuare successivamente senza “accorgersi” di nulla
- Sorge la necessità di salvare (prima) e ripristinare (dopo) lo stato del programma che viene di volta in volta interrotto
- In questo modo *A* può continuare la sua elaborazione senza risentire in alcun modo del servizio dell'interruzione (a parte il ritardo dovuto al servizio dell'interruzione)
- Le informazioni che devono essere salvate e ripristinate comprendono di solito il PC, i flag dei codici di condizione e il contenuto di qualsiasi registro che sia usato sia dal programma che dalla routine di gestione dell'interruzione




Il salvataggio dello stato

- L'operazione di salvataggio può essere svolta in parte o completamente in *hardware* o in *software*
- Un'esigenza comune resta comunque quella di salvare lo stato indispensabile poiché il salvataggio richiede trasferimenti di dati, eventualmente da e verso la memoria
- Data la frequenza con cui le interruzioni vengono prodotte, questo rappresenta quindi un carico aggiuntivo che deve essere ridotto al minimo
- Il salvataggio dello stato incrementa il ritardo tra l'istante di ricezione della richiesta di interruzione e l'istante in cui inizia l'esecuzione della routine di interrupt
- Questo tempo viene detto *latenza di interrupt*



Latenza di un'interruzione

- È il tempo massimo che intercorre tra la richiesta di attenzione e l'effettivo servizio dell'interruzione



Problemi da Affrontare

- Le Priorità
- Interrupt Innestati
- Presenza di più dispositivi



Le priorità

La maschera delle interruzioni è un vettore di bit che indica il livello di priorità dell'interruzione attualmente in esecuzione (0 nessuna interruzione)

- Ciascun Interrupt viene associato ad un livello di priorità.
- Tutti gli interrupt che giungono con priorità più bassa non vengono eseguiti.
- Nella maschera degli interrupt si memorizza il livello di priorità attuale.
- Spesso esiste un livello di priorità non mascherabile



Interrupt Inneitati

- Il Programma sta eseguendo la propria operazione
- Giunge un interrupt e viene fatta partire la ISR
- Cosa avviene se giunge un nuovo interrupt?



Interrupt Inneitati

- Soluzione 1:
 - » Non controllo la linea Interrupt fino a quando non ho terminato la procedura attuale
- Soluzione 2:
 - » Memorizzo nello SR che sto eseguendo un Interrupt, la maschera degli interrupt mi dice quali possono avvenire
- Soluzione 3:
 - » Controllo la linea degli Interrupt solo sul fronte di salita.



Interrupt Inneitati (gestione con priorità)

- Il Dispositivo genera il segnale;
- il Processore interrompe il programma in esecuzione;
- **gli Interrupt di priorità più bassa vengono disabilitati;**
- registri, PC e SR vengono salvati nello Stack;
- il Dispositivo viene informato che l'interrupt è stato ricevuto (ack);
- viene eseguita la procedura (ISR);
- si ripristina il Programma originale.



Identificazione dei dispositivi (1/3)

- Se ci sono più dispositivi, il processore deve essere in grado di identificare il dispositivo che ha generato l'interruzione, poiché probabilmente diverse azioni dovranno essere intraprese a seconda del particolare dispositivo
- I dispositivi hanno una linea comune attraverso la quale segnalano richieste di interruzioni (INT)
- Quando INT è alto si pone il problema di identificare da quale dispositivo è partita la richiesta



Identificazione dei dispositivi (2/3)

- INT potrebbe alzarsi anche in seguito a richieste “contemporanee” di due o più dispositivi
- Esistono diverse soluzioni a questo problema
- Tutte le soluzioni impiegano un misto di hardware e di software
- Tutte le soluzioni dipendono fortemente sia dall'architettura del sistema che da quella del processore



Identificazione dei dispositivi (3/3)

- Polling
 - » Si interroga il registro di stato di tutti i dispositivi.
- Interrupt vettorizzato
 - » Il Dispositivo manda un identificativo in risposta al segnale di ack.
- Interrupt autovettorizzato
 - » L'indice viene associato direttamente al segnale di interruzione



La soluzione a registri di stato: polling

- Una possibile soluzione consiste nel dotare ogni dispositivo di un registro di stato
- Quando un dispositivo richiede un'interruzione, inizializza un bit nel registro di stato, il bit di richiesta di interrupt (Interrupt Request, IRQ)
- La procedura di servizio inizia interrogando tutti i dispositivi in un certo ordine e, non appena trova un bit alto, fa partire la corrispondente routine di interrupt
- Questa interrogazione ciclica (polling) è semplice da realizzare, ma ha lo svantaggio di richiedere un certo tempo per interrogare anche i dispositivi che non hanno invocato alcun servizio



Il Vettore delle Interruzioni

- Identificare un dispositivo corrisponde anche a scegliere la corretta ISR da eseguire
- Per distinguere le differenti ISR si utilizza il “Vettore delle Interruzioni”
- Il Vettore delle Interruzioni è un array contenente indirizzi di memoria
- Gli indirizzi corrispondono alla locazione di memoria dove si trova la ISR da eseguire



Interrupt vettorizzato

- Si manda il segnale di Interrupt
- Il processore risponde con un ack
- Il dispositivo manda un codice di interruzione
- Il codice è un indice nel “Vettore delle Interruzioni”
- Il contenuto del “vettore delle interruzioni” è l’indirizzo di memoria dove si trova la procedura che gestisce l’interruzione al codice fornito.



Esempio di “Exception Vector Table”

0	RESET (SSP)
1	RESET (PC)
16-23	UNASSIGNED, RESERVED
25	LEVEL 1 AUTOVECTOR
31	LEVEL 7 AUTOVECTOR
32-47	TRAP #0-15 INSTRUCTIONS
64-255	USER DEVICE INTERRUPTS



Interrupt autovettorizzato

- Si manda il segnale di Interrupt
- In base alla priorità del segnale di interruzione si accede ad una locazione di memoria prefissata contenente l'indirizzo della ISR.
- Dal vettore delle interruzioni si ricava quindi l'indirizzo di memoria della corretta ISR da eseguire



Interruzioni e 68000

- Il 68000 Supporta le interruzioni vettorizzate
- E' possibile operare in entrambi i modi descritti
- La periferica emette un segnale sul bus oltre a quella di interrupt per segnalare l'utilizzo dell'interrupt autovettorizzato




La Soluzione del 68000

- Segnali:
 - » Tre segnali INTL0, INTL1, INTL2
 - » 8 Livelli di Priorità
 - » 0: nessun Interrupt
 - » 1-6: Interrupt Mascherabili
 - » 7: Interrupt non mascherabile.
- Dispositivi Esterni gestiscono soluzioni come la Daisy Chain. (es. il PIC)




La Soluzione del 68000

- Tre linee di interruzione sul processore:
 - » Interrupt Priority Level
- Tre bit di priorità nello Status Register:
 - » Processor Priority Level




La Soluzione del 68000



- Il processore M68000 utilizza il meccanismo degli interrupt vettorizzati
- In memoria sono presenti 256 locazioni consecutive dette *vettori di interrupt*
- Ciascuna di queste locazioni contiene l'indirizzo di una ISR
- Quando un dispositivo richiede un interrupt, invia al processore un numero di 8 bit che rappresenta il *vettore di interrupt* da utilizzare

Gestione delle priorità

- Problemi:
 - » Mascheramento
 - » Abilitazione
- Soluzione del 68K:
 - » Interrupt Priority Level
 - » Processor Priority Level
 - » Le interruzioni a priorità 7 non sono mascherabili



Exception Vector Table nel 68000

0	RESET (SSP)
1	RESET (PC)
16-23	UNASSIGNED, RESERVED
25	LEVEL 1 AUTOVECTOR
31	LEVEL 7 AUTOVECTOR
32-47	TRAP #0-15 INSTRUCTIONS
64-255	USER DEVICE INTERRUPTS




Servizio mediante autovettore

$64_{\text{HEX}} = 100_{\text{DEC}} \rightarrow 25$

LEVEL 1 AUTOVECTOR


$7C_{\text{HEX}} = 124_{\text{DEC}} \rightarrow 31$

LEVEL 7 AUTOVECTOR



SR

$(60 + 4 * n)_{\text{HEX}}$



Driver con Interruzioni

- Si sviluppa la procedura ISR
- La si carica in memoria all'indirizzo predefinito
- Si associa la procedura al suo codice e lo si fornisce al dispositivo.




Stati di privilegio

Il processore può lavorare in due stati di privilegio:

- **utente (user)**: livello di privilegio più basso (non è possibile accedere alle istruzioni privilegiate);
- **supervisore (supervisor)**: livello di privilegio più alto (si può accedere a tutte le istruzioni e a tutte le risorse del sistema; tipico della gestione delle eccezioni).

La presenza di due stati di privilegio aumenta la sicurezza all'interno del sistema.



Vettore delle eccezioni

I vettori delle eccezioni sono locazioni di memoria da cui il processore preleva l'indirizzo di una routine che si occupa della gestione di un'eccezione

Tutti i vettori delle eccezioni sono situati nello spazio dati del Supervisore (tabella dei vettori delle eccezioni, dall'indirizzo 0 all'indirizzo 1023)

Tutti i vettori delle eccezioni sono lunghi 2 word, eccetto il vettore di reset che è lungo 4 word: la prima long word contiene il nuovo valore dello Stack Pointer Supervisore; la seconda contiene l'indirizzo della routine di inizializzazione del sistema



Vettore delle eccezioni

Facciamo un esempio: il vettore delle eccezioni

Questo è il formato del numero vettore fornito dal dispositivo periferico

Ignorati		V7	V6	V5	V4	V3	V2	V1	V0
D15	D8	D7							D0

Questo è il formato del
vettore delle eccezioni:

Word 0

Nuovo Program Counter (alto)

Word 1

Nuovo Program Counter (basso)

Tutti zero		V7	V6	V5	V4	V3	V2	V1	V0	0	0
A23	A10	A9								A1	A0

Il processore traduce il numero vettore in un indirizzo di 24 bit, come mostrato:



Vector Number

Vectors Numbers		Address		Space ⁶	Assignment
Hex	Decimal	Dec	Hex		
0	0	0	000	SP	Reset: Initial SSP ²
1	1	4	004	SP	Reset: Initial PC ²
2	2	8	008	SD	Bus Error
3	3	12	00C	SD	Address Error
4	4	16	010	SD	Illegal Instruction
5	5	20	014	SD	Zero Divide
6	6	24	018	SD	CHK Instruction
7	7	28	01C	SD	TRAPV Instruction
8	8	32	020	SD	Privilege Violation
9	9	36	024	SD	Trace
A	10	40	028	SD	Line 1010 Emulator
B	11	44	02C	SD	Line 1111 Emulator
C	12 ¹	48	030	SD	(Unassigned, Reserved)
D	13 ¹	52	034	SD	(Unassigned, Reserved)
E	14	56	038	SD	Format Error ⁵
F	15	60	03C	SD	Uninitialized Interrupt Vector
10–17	16–23 ¹	64	040	SD	(Unassigned, Reserved)
		92	05C		—
18	24	96	060	SD	Spurious Interrupt ³
19	25	100	064	SD	Level 1 Interrupt Autovector
1A	26	104	068	SD	Level 2 Interrupt Autovector
1B	27	108	06C	SD	Level 3 Interrupt Autovector
1C	28	112	070	SD	Level 4 Interrupt Autovector
1D	29	116	074	SD	Level 5 Interrupt Autovector
1E	30	120	078	SD	Level 6 Interrupt Autovector
1F	31	124	07C	SD	Level 7 Interrupt Autovector
20–2F	32–47	128	080	SD	TRAP Instruction Vectors ⁴
		188	0BC		—
30–3F	48–63 ¹	192	0C0	SD	(Unassigned, Reserved)
		255	0FF		—
40–FF	64–255	256	100	SD	User Interrupt Vectors
		1020	3FC		—

Il vector number è lungo 8 bit e moltiplicato per 4 fornisce l'indirizzo del vettore di eccezione.

Il vector number può essere generato internamente o esternamente dipende dal tipo di eccezione (per gli interrupt, durante il ciclo di bus di interrupt acknowledge un dispositivo periferico fornisce il numero vettore sulle linee D0-D7 del data bus e il processore lo traduce in un indirizzo da 24 bit).



Gruppi di Eccezioni

Il 68000 fornisce una divisione delle eccezioni in gruppi, in modo da risolvere le problematiche legate alla presenza di eccezioni multiple. Viene stabilita una relazione di priorità anche tra le eccezioni di uno stesso gruppo (eccetto che per il gruppo 2). Il gruppo 0 provoca un'interruzione immediata dell'istruzione corrente.

<i>Gruppo</i>	<i>Tipo di eccezione</i>
0	Reset
	Errore sul Bus
	Errore di indirizzo
1	Trace
	Interrupt
	Istruzione illegale
	Violazione di privilegio
2	TRAP
	TRAPV
	CHK
	Divisione per zero

Nel caso di eccezioni multiple, il processore valuta i livelli di priorità, salva internamente la richiesta di interruzione avente priorità più bassa (*eccezione pendente*), esegue la procedura di gestione dell'eccezione avente priorità più alta.



Gestione delle eccezioni

La gestione delle eccezioni da parte del 68000 può essere suddivisa in quattro fasi distinte:

- 1. Aggiornamento del registro di stato:** il processore esegue una copia temporanea interna del registro di stato e ne modifica il valore per la gestione dell'eccezione, ponendo $S=1$ e $T=0$
- 2. Caricamento del vector number:** viene determinato il numero di vettore corrispondente all'eccezione da servire. Dato il numero del vettore, il processore calcola l'indirizzo della procedura di gestione dell'eccezione




Gestione delle eccezioni

3. Salvataggio del contesto: viene salvato nello stack il contesto corrente, costituito dalle informazioni necessarie per ritornare alla normale elaborazione al termine dell'eccezione. Il contesto è salvato in una struttura dati (*exception stack frame*) in cima allo stack supervisore.

Le informazioni salvate cambiano a seconda del tipo di eccezione considerato


Le eccezioni appartenenti al gruppo 1 e 2 salvano nell'*exception stack frame* il *program counter* (due word) E il *registro di stato* (una word) memorizzato temporaneamente durante la fase 1.



Gestione delle eccezioni

Le informazioni aggiuntive salvate nello stack per le eccezioni di *errore sul bus* e di *errore di indirizzo* sono:

- una copia della prima word dell'istruzione eseguita al momento dell'eccezione,
- l'indirizzo del ciclo di memoria abortito
- una parola di 5 bit contenente il codice di funzione del processore (FC0, FC1, FC2), l'indicazione sul tipo di ciclo in esecuzione (*lettura* o *scrittura*) e l'indicazione se un'istruzione era in corso di esecuzione oppure no.



L'eccezione di reset non salva lo stato del processore



Gestione delle eccezioni

4. Caricamento del nuovo *program counter*: l'ultima fase consiste nel caricamento del nuovo valore del program counter, che è prelevato dal vettore delle eccezioni.

Terminata tale operazione, il processore riprende l'esecuzione a partire dalla routine di gestione dell'eccezione.

Tale routine dovrà salvare esplicitamente i registri general-purpose che userà per le variabili locali

Il ripristino dello stato del processore e la riattivazione del programma interrotto avviene attraverso l'istruzione RTE (ultima istruzione della routine di servizio dell'eccezione)



Interruzioni

Il 68000 presenta un bus per la richiesta degli interrupt a 3 bit, composto dalle linee IPL2, IPL1 e IPL0, ai quali un dispositivo esterno può applicare un numero di 3 bit che codifichi il proprio *interrupt-request priority level* (IPL).

Sono disponibili sette livelli di priorità (da 1 a 7).

IPL=0 → non è presente alcuna richiesta di interruzione

IPL=7 → interruzione non mascherabile

Le richieste di interruzione in arrivo al processore non forzano immediatamente il passaggio alla gestione dell'eccezione, ma restano pendenti e vengono rilevate alla fine del ciclo di esecuzione dell'istruzione corrente.

Il processore accetta di servire le richieste con priorità maggiore della maschera delle interruzioni (PPL, *processor priority level*) o con IPL=7.

Nel momento in cui viene accettata un'interruzione, viene posto PPL=IPL



Interruzioni

Il 68000 supporta due modalità di riconoscimento dell'interruzione

Interruzione vettorizzata

Il dispositivo che interrompe si identifica fornendo un codice (*vector number*) a partire dal quale è possibile risalire all'indirizzo di partenza della ISR in grado di servirlo

Interruzione autovettorizzata


Il dispositivo che interrompe richiede una gestione automatica dell'interruzione e non fornisce alcun codice. Il vector number è pari a $24 + \text{IPL}$

In ogni caso, l'indirizzo del vettore è pari a $4 * n$ (dove n è il vector number)



Ciclo di ack delle interruzioni

Viene identificato asserendo tutti i codici di funzione: ad esempio per un'interruzione vettorizzata si ha



Se l'interruzione è vettorizzata, il dispositivo fornisce il proprio vector number sul data bus e asserisce DTACK. Se è autovettorizzata, non fornisce alcun valore sul data bus e asserisce VPA

* Although a vector number is one byte, both data strobes are asserted due to the microcode used for exception processing. The processor does not recognize anything on data lines D8 through D15 at this time.



Interruzioni non Mascherabili

Il 68000 non presenta ingressi espliciti per le interruzioni non mascherabili. Se $IPL=7$, l'interruzione è sempre servita (anche se $PPL=7$).

Le interruzioni non mascherabili sono edge-triggered: gli ingressi relativi sono sensibili sul fronte.

Per evitare che la stessa richiesta reinterrompa, nelle normali interruzioni è sufficiente porre $PPL=IPL$.

Ciò non vale, invece, nel caso in cui $IPL=7$. Allora, è richiesto un comportamento sensibile sul fronte di modo che venga riconosciuta una sola transizione dallo stato $IPL<7$ allo stato $IPL=7$.

